Apple hatte anfangs nicht nur die kompletten Kontingente gekauft sondern im Vorfeld Teile der dafür notwendigen Produktionsstraßen zwischenfinanziert. TSMC dürfte aber aktuell ausreichend gut bei Kasse sein, dass das nicht mehr notwendig ist.

In dem Bereich wird Intel mal wieder hinterherhinken. Das neue Werk in Deutschland wird ja erst gebaut und ist wohl für den 2nm Prozess geplant. Bis das in Betrieb geht, könnte TSMC schon beim A14 Prozess angekommen sein.

Ich wüsste gerne mal, wie breit und dick die Leiterbahnen tatsächlich sind. Hier klingt alles so linear planbar, dass bei diesen Leiterbahnabmessungen offensichtlich Quanteneffekte noch keine Rolle spielen können, die bei Strukturbreiten von 1,4nm aber in höchstem Maße zu erwarten wären.
Hat irgendjemand Einblick, wie groß die Strukturen tatsächlich sind?

Rosember
Meines Wissens ist alles unter 14nm Marketinggeschwurbel.
Sprich, die Dimensionen gehen mehr in die 3. Dimension (Tiefe) und die Werte sind nur Vergleichswerte des Flächenbedarfs eines Transistors.
Mit den neuen Technologien werden viele Elemente mehr gestapelt als nebeneinander angeordnet.

Meines Wissens sind im Chip-Design die Quanteneffekte noch das geringere Problem. Man kann beim Design das Übersprechen zwischen zwei Signalleitungen durch geeignete Anordnung (Abstände, Abschirmung) minimieren. Irgendwann werden ggf. die Transistoren kleiner, sie können aber nicht mehr enger gepackt werden. Trotzdem kann man dadurch die Schaltspannung reduzieren (weil die Gate-Dicke abnimmt) und somit die Effizienz verbessern. Aber unkompliziert ist das alles nicht, weil ein Signal ja nicht durch Elektronenbewegung vermittelt wird (die sind recht langsam) sondern sich durch Änderungen im EM-Feld um die Leitung fortpflanzen.

Die Effekte kommen aber zuerst einmal beim Maskenschreiber (Holland lässt grüßen) zum Tragen, weil sich die Ätz-Masken ja nicht beliebig klein auf dem Wafer abbilden lassen - da können dann schon Interferenzen (Spalt/Doppelspalt-Effekt) auftreten, selbst wenn man immer kürzere Wellenlängen benutzt.

Kann bitte jemand einem völligen Chipdesign-DAU an einem sehr einfachen Beispiel erklären, was Quanten-Effekte im Chipdesign sind bzw. wie sich solche Effekte im Chipdesign zeigen?

Danke!

Oh, eine Kurzeinführung in die Quantenphysik und Chipdesign. Das dürfte nicht einfach sein...

Problem 1 (ist noch nicht einmal Quantenphysik): Bewegte Ladungen induzieren ein Magnetfeld und eine Änderung in einem Magnetfeld setzt Ladungen in Bewegung. (Kirchhoff-Regel). Wie zum Beispiel beim Dynamo oder beim Generator bzw. Elektromotor. Wenn auf zwei eng beieinander liegenden Leitung ein Signal anliegt, dann kann das Signal durch Induktion auch auf der anderen Leitung übersprechen und dabei (Energieerhaltung) das Signal auf der gewünschten Leitung dämpfen. Das ganze ist Segen und Fluch zugleich. Ohne gäbe es keine Funkübertragung von Energie (und damit Daten), aber in dem Fall können Geistersignale stören.

Problem 2: In der Quantenphysik gibt es ganz verrückte Dinge, die wirklich schwer zu erklären sind, weil sie einfach unserer makroskopischen Erfahrungswelt widersprechen. Da kann ein Elektron zu wenig Energie haben um den "Berg" einer Barriere zu überwinden - und dennoch kann es unter den Berg hindurch "tunneln". Das passiert statistisch gesehen sehr selten (sonst könnte man auch durch Wände gehen). An der Basis eines Transistors muss eine gewisse Basis-Spannung anliegen, damit Elektronen von Kollektor zu Emitter durch kommen (weil die Basis-Spannung die Barriere verkleinert), dann hängt diese Spannung auch davon ab, wie groß diese Barriere ist. Macht man Transistoren kleiner, dann wird auch die Barriere kleiner. Damit sinkt auch die notwendige Basis-Spannung - was den Transistor eben energiesparender und ggf. schneller macht. Wird die Barriere aber zu klein, dann kann das statistisch seltene Elektron, dass die Barriere durchtunnelt ohne dass eine Basis-Spannung anliegt, den Transistor durchschalten. Da kann dann eben zum Beispiel bei Speicher (sind im Grunde Flip-Flops, die aus 2 Transistoren bestehen) einfach mal ein Bit kippen.
Zudem kann elektromagnetische Strahlung (Problem 1) einen Strom induzieren, der ebenfalls dazu führen kann, dass einzelne Transistoren durchschalten, ohne dass es beabsichtig war. Das gab es zum Beispiel mal bei einem RasPi-Modell, bei dem der SoC nicht ausreichend abgeschirmt war. Wenn man ein Foto mit einem elektronischen Blitz vom nackten RasPi gemacht hat, ist der abgestürzt. Das hängt dann auch mit dem "fotoelektrischen Effekt" von Einsteint (sein Nobelpreis) zusammen - Licht kann Elektronen aus einen Leiter- oder Halbleiter-Material "herausschlagen" (was zB Photovoltaik nutzt).

Sehr laienhaft und definitiv unvollständig beschrieben (Erklärung würde ich es nicht nennen) - da ist die Zeit zu knapp, die Materie zu vielschichtig und tatsächlich liegt meine Zeit als Physikstudent schon zu lange zurück
Wenn du es genauer und vor Allem korrekt erklärt haben möchtest, kannst du bei Wikipedia nachlesen oder dich mal durch YT-Kanäle wie zB Veritassium durchklicken.

Aber genauso, wie die Physik nicht zulässt, einen "großen" Chip unendlich hoch zu takten, weil irgendwann die Geschwindigkeit der Informationsausbreitung mit der Länge der Signalwege kollidiert, kannst du bestimmte Elemente nicht beliebig klein machen. Aber derzeit sind eben die technischen Probleme derart kleine Strukturen herzustellen noch immer vorherrschend.

Ich versuche es mal: Die angegebene(!) Strukturbreite von 1,4 nm entspricht ungefähr dem 14-fachen Durchmesser eines Wasserstoffatoms, einem relativ kleinen Atom. Auf diesem Größenniveau bestimmt die Quantenphysik das Verhalten der Materie. So lässt sich beispielsweise ein Elektron innerhalb eines Wasserstoffatoms nicht mehr lokalisieren (also z.B. ob es sich rechts, oben oder unterhalb des Atomkerns befindet). Das gilt nicht nur für Wasserstoffatome sondern für alle Elektronen, die zu einem Atom gehören, unabhängig von dessen Größe.
Nimmt man der Einfachheit an, der Halbleiter des Chips bestehe nur aus Silizium (also hätte keine Dotierung), so sind die Durchmesser dieser Si-Atome (Ordnungszahl 14) sicherlich deutlich größer als Wasserstoffatome (exakte Größenangaben sind im quantenmechanischen Bereich ohnehin problematisch), nehmen wir der Einfachheit mal an, sie hätten den 1,4-fachen Durchmesser eines Wasserstoffatoms (des einfachsten Atoms). Dann würden auf 1,4 nm also noch genau 10 Si-Atome nebeneinander passen.
Nun ist zu beachten, dass für das elektrische Verhalten von Silizium von Bedeutung ist, dass es sich wie ein Halbleiter verhält. Ein Halbleiter ist jedoch selbst ein quantenmechanisches Produkt, das für seine Funktion die enge Interaktion eine großen Zahl von Atomen benötigt, denn nur dann bildet sich ein sog. „Band“ aus, d.h. eine quantenmechanische Überlagerung von vielen Atomen, in der Eigenschaften hauptsächlich von den überlagerten Elektronenhüllen der Atome und nicht mehr von den Elektronenhüllen einzelner Atome bestimmt werden. – Wie viele Atome zum Ausbilden einer solchen Halbleiter-Überlagerung erforderlich sind, ist meines Wissens nach nicht genau bekannt und hängt auch stark von den äußeren Bedingungen wie Temperatur, elektr. und magnetische Feldstärken, Verunreinigungen bzw. Dotierungen etc. ab.
Bekannt sind jedoch Oberflächeneffekte von Materialien wie Halbleitern. Nimmt man an, die Leiterbahn sei 10 Si-Atome breit, so kann man sicher davon ausgehen, dass die Halbleitereigenschaft mit ihren „Band“-Strukturen an den seitlichen Grenzen der Leiterbahn gestört ist. Nimmt man weiter an, diese Oberflächenstörung sei nur auf die äußersten zwei Atomlagen beschränkt, so verbleiben als wirksamer Halbleiter von den zehn Si-Atomen nur noch sechs (Oberflächen gibt es auf jeder Seite der Leiterbahnen). Das aber bedeutet, dass die designte Struktur von 1,4 nm sich nur noch verhält wie eine von 6/10 x 1,4 nm, was sicher berücksichtigt werden müsste.
Bis hierhin sind das alles noch „klassische“ Effekte der Strukturgrößen.
Es wurde jedoch schon angedeutet, dass ein Band eine Überlagerung vieler Elektronenhüllen ist. D.h., 1. dass sich Elektronenhüllen überhaupt überlagern können und 2., damit sie das tun können, weiter vom Atomkern wegreichen, als es die Dichte des Materials (Atome pro Volumen) erwarten lässt. Tatsächlich wird die Elektronenhülle quantenmechanisch durch so genannte Wahrscheinlichkeitsfunktionen beschrieben, die angeben, mit welcher Wahrscheinlichkeit ein Elektron an einem bestimmten Ort um den Atomkern anzutreffen ist. Wahrscheinlichkeitsfunktionen sind jedoch bezüglich des Abstands vom Atomkern unendlich weit ausgedehnt, auch wen die Antreffwahrscheinlichkeit sehr rasch stark abnimmt. In der klassischen Physik größerer Dimensionen spielen daher quantenmechanische Überlegungen i.d.R. keine Rolle. Bei Abständen von wenigen Atomdurchmessern wie im genannten Fall, ändert sich das. Z.B. wenn man einen Widerstand in eine Leiterbahn einbaut. Normalerweise mag dafür eine dünne Lage entsprechend veränderten Materials ausreichen, auf der Ebene von Atomdurchmessern allerdings nicht. Denn durch die Wahrscheinlichkeitsfunktion, die weit von einem Atomkern hinausreicht, ist es möglich, dass sich ein Elektron zufällig auf der anderen Seite einer Widerstandsbarriere wiederfindet (und also an der normalen Leitung des Signals teilnimmt), weil es die Barriere quantenmechanisch („wie von Geisterhand“) durchdrungen hat. D.h. alleine die Abmessungen bestimmen, ob eine isolierende Schicht auch tatsächlich den Stromfluss verhindert oder nicht.
Ähnliches gilt auch für viele weitere Eigenschaften, die den Stromfluss in einem solchen Halbleiter bestimmen: Stromdichte, magnetische und elektrische Felder, Oberflächeneffekte an den Grenzen der Leiterbahnen, etc. – Die Physik ändert sich bei derartig kleinen Abständen einfach.

Disclaimer: Das soll keine quantenphysikalische Abhandlung sein, sondern vor allem ein Bild von den auftretenden Effekten vermitteln.

Die Angabe, dass die tatsächlichen Dimensionen größer als die angegebenen 1,4 nm sind, liegt extrem nahe, da die Quanteneffekte in dieser Dimension wahrscheinlich bereits zu dominant wären, um ein konventionelles Chip-Design noch umsetzen zu können. Aber ich kenne keine genauen Zahlen dazu – deshalb auch meine obige Frage.

ssb

Danke für die Info ❤️

Hier mal zwei Videos von Veritassium, die zur Frage passen:

1. Wie "fließt" Strom:
2. Quantenphysik beschrieben an Öltropfen:

Viel Spaß - den Kanal kann ich auf jeden Fall empfehlen.

@ssb + rosember: Sind wir mit der weiteren Verringerung der Strukturbreite dann bald am machbaren Ende angelangt?

@thmas b.:
Gegenfrage: Was heißt machbar? Hinsichtlich des einfachen Schrumpfens der Dimensionen sind wir sicherlich bald am Ende des Machbaren (s.o.). Die Frage ist, wie weit die irgendwann immer dominanteren Quantenprozesse verstanden und entsprechende Modifikationen an den Strukturen angebracht werden können, die die heutigen Chipbaupläne noch etwas länger übertragbar halten. Dennoch ist mit der Verkleinerung der Strukturen absehbar Schluss, sobald Strukturen von wenigen Atomdurchmessern Größe erreicht sind. Jeder Fehler von der Größe nur eines einzigen Atoms hat dann Auswirkungen und macht die Chips extrem fehleranfällig. Und unterhalb der Größenordnung von Einzelatomen gibt es ohnehin nichts, was derartige Strukturen aufbauen könnte.
Wie es dann weitergeht, ist die große Frage – und würde vermutlich in jedem Fall einer Revolution des "Chip"-Baus (falls die Dinger dann überhaupt noch so heißen) gleichkommen, da das herkömmliche Vorgehen an physikalische Grenzen stößt.

Zu den Strukturbreiten der einzelnen Transistoren (NPN oder PNP Übergänge) kann ich das jetzt nicht sagen. Da könnte rosember mehr wissen, weil ich mich tatsächlich noch nicht mit der Größe der Silizium-Kristalle (mit Dotierungen = "Verunreinigungen") beschäftigt habe. Ein Atom ist wohl etwa 0,1 nm groß; wie viele Atomschichten man für eine Sperrschicht in einem Transistor braucht, weiß ich aber nicht. Das hängt ja nicht nur mit der "Größe" eines Atoms ab, sondern auch der Packungsdichte (und Packungsart) der Atome im Kristall ab, und wie sich die dotierten Atome darin verhalten. Da kann sich auch technisch noch etwas tun, zum Beispiel dass man einzelne Atome für die Dotierung in das Kristallgitter "schubst" (wurde grundsätzlich schon mit angepassten Tunnel-Raster-Mikroskopen gemacht, womit man einfache nano-mechanische Strukturen aus einzelnen Atomen nach und nach aufbauen konnte).

Was aber definitiv technisch bereits problematisch ist, sind die Strukturbreiten bei den Maskenschreibern. Am Anfang steht ja erst einmal eine möglichst reine monokristalline Siliziumscheibe. Dort werden dann Masken aufgebracht um dünne Schichten per Ätzung abzutragen und mit anderen Atomen wieder zu besetzen. Bis zu ca. 45nm war es noch möglich, diese auf relativ einfachen optischen Vorrichtungen mit photosensiblen Lackschichten zu bewerkstelligen. Ging anfangs noch mit rotem Licht, dann mit blauem (kürzere Wellenlänge) und mittlerweile sind wir bei ultraviolettem Licht angekommen. Man kann auch bei der Projektion von Masken auf die Oberflächen nicht mehr wie früher quasi ein Mikroskop umgekehrt (oder ein Diaprojektor dessen Bild um 10er-Potenzen kleiner ist als das originale "Dia") verwenden. Es ist nicht trivial, Linsen so exakt zu fertigen, um damit solch kleine Strukturen fehlerfrei zu übertragen.
Für 5nm benutzt man teilweise schon "Multi-Beam Elektronen Schreiber", die sich aber auch nicht einfach für kleinere Strukturbreiten umkonstruieren kann und da muss im Prinzip jede Struktur auf dem Waver wie mit einem Plotter übertragen werden.

Eigentlich gibt es derzeit nur noch eine einzige Firma, die solche Maskenschreiber herstellt (ein Studienkollege von mir war früher bei Infineon in dem Bereich tätig). Das ist ASML in den Niederlanden - die mittlerweile Maskenschreiber mit EUV (extreme ultraviolet) anbietet. Bei einer Wellenlänge von 13,5 nm (fast schon Röntgenstrahlung) wird es aber auch bei 3 nm schon eng. ASML erklärt dazu auf ihrer Webseite die "Rayleigh Kriterium Gleichung" was da möglich ist. Zumindest ist da wirklich bald eine Grenze des technisch machbaren erreicht, zumindest was lithografische Verfahren anbelangt.

Bereits im Jahr 2010 hat sich ein wissenschaftlicher Artikel über die Grenzen der Skalierbarkeit Gedanken gemacht (). Darin werden fünf Grenzen genannt:
[quote]1. spread of doping atoms in a semiconductor material; each dopant would induce a relatively high potential bump;
2. quantization of both electrical and thermal conductance in narrow and thin transistors`channels and in conducting paths;
3. propagation time of electromagnetic wave along and across a chip (IC); electrostatics; a loss of 4. electrostatic control of the drain current vs the gate voltage;
5. electron tunneling between a source and a drain inside a MOSFET through a insulation (oxide).
Damals (2010) war übrigens gerade eine Strukturbreite von 32 nm der letzte Schrei. Im Vorausblick wurde für 2024 eine 10 nm-Technik vermutet. Allerdings wurde auch vorausgesagt:
According to the state of the art the minimal length of gate in MOSFET in silicon integrated circuits is around 3 nm (thus – technology of 3 nm!). Das wäre ca. M3-Niveau, wenn man die Strukturbreiten mal wörtlich nimmt. Der Artikel macht leider keine Aussagen über mögliche zukünftige Weiterentwicklungen.

Bin gerade fündig geworden: Tabelle oben im Artikel.
Demnach kann man locker eine Faktor von 10-20 auf die angebliche Strukturbreite draufschlagen.

Ich finde es spannend, dass es ein offenes Geheimnis ist, dass diese nm Angaben reines Marketing, basierend auf Stromverbrauch und Geschwindigkeit sind. Trotzdem sind Artikel abseits der Fachpresse immer so geschrieben, als wären das die tatsächlichen Strukturellen Abmessungen.

Good find…

Ich glaube man muzss dabei berücksichtigen, was mit „Strukturbreite“ gemeint ist. So wäre es verhätlnismäßig egal, wie breit eine „Leiterbahn“ (als Analogie zu einer Platine) ist. die Isolierung zur nächsten Leiterbahn muss auf jeden Fall Dick genug sein um übersprechen zu verhindern oder man nutzt Multiplexing - also dass nebeneinander liegende Leiterbahnen zeitversetzt Signale übermitteln um Übersprechen zu filtern.

Der entscheidende Punkt bei der energieeffizienz dürfte eben die Dicke einer Übergangsschicht in einem Transistor sein. Ein Transistor hat davon ja immer zwei Übergangsschichten, zB NPN-Transistor hat einen NP und einen PN Übergang. (Ja, FET und MOSFET etc. funktionieren ein bischen anders - beruhen sogar auf quantenphysikalische Effekten, und damit das stabil bleibt, darf das Verhalten nicht durch „natürliche Quanteneffekte“ gestört werden)
Macht man diese Schicht kleiner, dann braucht man weniger Basis-Spannung um den Transistor zu schalten und damit fließt auch weniger Strom und dadurch sinjt die Verlustleistung.

Wird die Schicht aber zu dünn, dann können die Elektronen mit höherer Wahrscheinlichkeit die Sperre überwinden (weil sie halt grad zufällig auf der anderen Seite sind).

Aber vermutlich wird dieses Ende der Miniaturisierung soch nicht ganz erreicht sein, da man die Strukturen noch weiter „stapeln“ wird. Mittlerweile hat so ein Die ja schon bis zu 70 Schichten (siehe Info von AMTC in Dresden), mehr Schichten können aber auch eine höhere Ausschussrate bedeuten.

Der Punkt mit der Strukturgröße kann also auch damit zusammenhängen wie fein Strukturen mit einem Maskenschreiber über mehrere Schichten hinweg stabil aufgebaut werden kann. Da macht dann 2nm statt 3nm einen Unterschied, selbst wenn die gesamte Struktur am Ende gar nicht kleiner wird.

So wie eben ein Retina-Bildschirm nicht mehr anzeigt aber die Strukturen feiner sind und somit mehr Details dargestellt werden können. (Der Vergleicht dient nur zur Verdeutlichung und ist sehr wei an den Haaren herbeigezogen - ihr werdet es mir aber hoffentlich verzeihen)

Noch etwas Lesestoff zur Halbleitertechnik allgemein: https://www.halbleiter.org

Ich weiß nicht, wie das aktuell ist, aber zu meiner Zeit waren die kleinsten Strukturen in den Transistoren, nicht in der Metallisierung (Leiterbahnen).