Apples aktuelle Chip-Generation bringt erneut beeindruckende Leistungssteigerungen auf kleinstem Raum. Die SoCs im iPhone 15 Pro sowie Pro Max zeigen beeindruckende Geschwindigkeitssteigerungen: CPU-Kerne sind bis zu 10 Prozent schneller, die Neuralkerne konnten ihre Leistung teilweise verdoppeln. Am stärksten soll die Grafikeinheit profitiert haben: Die sechs Kerne arbeiten um bis zu 20 Prozent schneller und unterstützen Echtzeit-Raytracing auf Hardware-Ebene. Das rechnet die Financial Times in einem umfangreichen Report vor, der die Herausforderungen modernen Chip-Designs beleuchtet.


Aktuell produziert der taiwanesische Hersteller TSMC exklusiv die Prozessoren in 3-nm-Technologie für Apple. Diese Firma ist wiederum von einer einzigen niederländischen Firma abhängig: ASML. Sie stellt die Lithografen her, die für moderne Chipproduktion essenziell sind. Sie sind so groß wie ein Reisebus, im Jahr 2021 kostete ein Exemplar 150 Mio. Dollar. Dieser mit extremem Ultraviolett-Licht arbeitende Belichter und die um sie herum entstehende Maschinerie sind die Preistreiber bei zukünftiger Prozessorentwicklung: Ein Umstieg in der Fertigungstechnik erfordere den Bau einer komplett neuen Fertigungsstraße. Je kleiner die Bauteilgröße, desto größer die Basisinvestition: Ein Chip-Werk auf 10-nm-Technologie erforderte eine Investition von 1,7 Milliarden Dollar, ein 5-nm-Werk bereits 5,40 Mrd. Auch die Entwicklungskosten vervielfachten sich: Apples Kosten für das Chipdesign stiegen von 174 auf 540 Mio. Dollar.


Kleinere Segmente kombinieren – und vielleicht stapeln
Die Nanometerangabe hat sich schon länger von einer tatsächlichen Bauteilbreite verabschiedet – sie sind eher Marketingangaben und können somit auch nicht mehr große Effizienz- und Miniaturisierungssprünge liefern. Ein vielversprechender Trend soll die Abkehr vom monolithischen Chip-Design hin zu Chiplets sein. Dabei werden separat gefertigte Prozessoren miteinander verbunden, sodass sie trotzdem wie ein Prozessor arbeiten. Das Resultat nennt sich Multi-Chip Module (MCM). Apple hat dies erstmals beim M1 Ultra angewandt: Hierbei wurden zwei M1-Max-SoCs über ein Verbindungselement mit einer Signalbreite von 10.000 Verbindungen verknüpft. Diesen Silizium-Interposer taufte Apple "UltraFusion" und verwendete ihn erneut im M2 Ultra. Zukünftige Innovationen müssten Ebenen aufeinander setzen, um weiterhin Leistungen steigern zu können. In den bisherigen 60 Jahren wurde die dritte Dimension nicht genutzt, zitiert die Financial Times einen Intel-Ingenieur.