Nachdem bereits Intel und IBM neue Möglichkeiten zur Stapelung von elektronischen Schaltkreisen entwickelt haben, hat nun auch Samsung ein ähnliches Verfahren vorgestellt. Die auf "Through Silicon Via" (TSV) basierte neue "Wafer-Level-Processed Stacked Package" (WSP) Technik soll das dichtere Stapeln von Speicherchips ermöglichen, und zudem für eine höhere Geschwindigkeit und einen geringeren Stromverbrauch sorgen. Zunächst hat man dabei DDR2-RAM im Blickfeld, bei denen Samsung Module mit 4 GB Kapazität produzieren will. Dabei soll es durch die Verwendung eines Aluminiummantels keine Geschwindigkeitseinbußen geben, wie sie bei bisherigen Verfahren im Zusammenhang mit RAM zu bemerken waren. Für Flash-Speicher dagegen reicht die bereits letztes Jahr von Samsung vorgestellte Technik zur Stapelung von Chips aus. Samsung rechnet mit ersten RAM-Modulen mit TSV-Chips ab 2010.

Weiterführende Links:

• samsung.com